在IEDM 2024大会上，台积电首次披露了其N2 2nm工艺的关键技术细节和性能指标，展现了半导体制造领域的重大突破。按照台积电的说法，自28nm工艺以来，历经六代工艺改进，单位面积的能效比已经提升了超过140倍，充分展示了台积电在半导体工艺技术领域的深厚积累和持续创新能力。

与3nm工艺相比，台积电2nm工艺的晶体管密度增加了15％，在同等功耗下性能提升15％，而在同等性能下，功耗更是大幅降低24-35％，能效比实现了显著优化。

据悉，台积电2nm工艺首次引入了GAA纳米片晶体管，这一技术亮点使设计师能够自由调整通道宽度，从而在性能与能效之间找到更优平衡，为芯片设计带来了更大的灵活性。

新工艺增加的NanoFlex DTCO技术，允许开发面积最小化、能效增强的更矮单元，或者性能最大化的更高单元，进一步满足了不同应用场景对芯片性能和能效的多样化需求。

台积电的2nm工艺还采用了第三代偶极子集成技术，涵盖N型、P型，支持六个电压阈值档（6-Vt），范围达200mV。通过此项创新，N型、P型纳米片晶体管的I/CV速度分别提升了70％、110％，极大地提高了晶体管的性能。

对比传统的FinFET晶体管，2nm工艺的纳米片晶体管在0.5-0.6V的低电压下，能效提升效果显著，频率可提升大约20％，待机功耗降低大约75％。此外，全新的MOL中段工艺和BEOL后段工艺的应用，使电阻降低了20％，进一步提高了能效。

在存储方面，2nm工艺的SRAM密度达到了每平方毫米约38Mb的创纪录新高，相比以往有了显著提升，这意味着芯片在数据存储和读取速度上将会有更出色的表现，为高性能计算等应用提供了更强大的支持。

值得一提的是，台积电2nm工艺的第一层金属层（M1）制造过程得到了简化，只需一步蚀刻（1P1E）、一次EVU曝光即可完成，大大降低了复杂度和光罩数量，不仅提高了生产效率，还降低了生产成本。

针对高性能计算应用，台积电2nm工艺引入了超高性能的SHP-MiM电容，其容量大约为每平方毫米200fF，能够帮助芯片获得更高的运行频率，从而更好地满足高性能计算场景下对芯片处理速度的苛刻要求。

台积电计划于2025年下半年开始N2制程技术的量产，此次2nm工艺的公开，不仅为半导体行业的发展注入了新的活力，也将为未来计算与智能设备的性能提升和能效优化带来深远影响。